Перестраиваемый генератор (ПГ) собран на транзисторе VT4. Элементами контура генератора являются первичная обмотка трансформатора Т2, варикапы VD6 - VD13 и конденсатор С24. Потенциометр R17 позволяет регулировать амплитуду колебаний в пределах (50-200)мВ.
С вторичной обмотки трансформатора Т2 сигнал подается на буферный каскад на транзисторе VT1, построенный по схеме с общей базой с трансформаторной нагрузкой Т1. С выхода буферного каскада сигнал подается на формирователь импульсов (VT2, VT5, VT6, VT8, VT9 и D1), который преобразует сигнал ПГ в импульсы стандартных ТТЛ-уровней.
Сигнал с формирователя импульсов поступает на делитель частоты на 5 (D2, D7), устройство синхронизации (D3.2, D16) и ДПКД.
С выхода делителя частоты сигнал через ФНЧ поступает на усилитель VT10, собранный по схеме с общим эмиттером с трансформаторной нагрузкой Т3. ФНЧ (катушка индуктивности L2, конденсаторы С37, С38, С39, С41) отфильтровывает высшие гармоники сигнала. С вторичной обмотки трансформатора Т3 сигнал передается в блок выходной.
Частота сигнала ПГ делится сначала на 2 триггером D14.1 затем на 5 вычитающим счетчиком с предварительной установкой состояния (микросхемы D4, D5, D8, D9.1, D9.2, D10, D12.1). Далее частота делится на 2 десятичными счетчиками с предварительной установкой состояния (микросхемы D17, D19). Путем предварительной установки состояния соответствующего счетчика коэффициент ДПКД Nц можно изменять от 200 до 398 с дискретностью 2, 10 или 100. На выходе микросхемы D15.4 формируется импульс конца счета, по которому производятся предварительная установка счетчиков (D17, D19) для обеспечения нужного коэффициента деления в следующем цикле счета, переключается Rs-триггер (D15.1, D15.2).
Триггер (D15.1, D15.2) разрешает срабатывание триггера (D12.2), который вырабатывает Имп.старт.2. По этому импульсу производится начальная установка триггеров (D8, D20) устройства формирования тактовых и стартовых импульсов.
Триггер D20.2 формирует Имп. старт.1, соответствующий началу цикла счета ДПКД, а триггера (D18, D20.1) образуют делитель частоты на 5, формирующий тактовые импульсы ТИ1 с частотой f
/ 10. По Имп. старт.1 обновляется содержимое триггера хранения младшего разряда кода целой части коэффициента деления ДПКД (микросхема D3.1), импульсы ТИ1 поступают на устройство синхронизации импульсов разряда и компенсации.
Кроме того, импульсы ТИ1, Имп. старт.1 и Имп. старт.2 поступают на формирователь импульсов компенсации.
Устройство вырезания импульса обеспечивает вырезание одного импульса входной последовательности за каждое срабатывание. Срабатывает это устройство либо в каждом цикле счета при нечетном коэффициенте деления ДПКД, либо один раз за несколько циклов при дробном коэффициенте деления. Командой срабатывания устройства вырезания является либо импульс конца счета (при нечетном Nц), либо импульс вырезания (при дробном N). Собственно вырезание осуществляется изменением коэффициента деления счетчика на триггерах D14 с двух на три на время прохождения входного импульса. Линейка триггеров (D11, D13) привязывает момент изменения коэффициента деления к нужной фазе входного сигнала. При срабатывании триггера D14.2 устройство вырезания импульса возвращается в исходное состояние. С учетом устройства вырезания импульса коэффициент деления ДПКД N
= 200 - 399 (в приборе использован диапазон изменения N= 250 - 349).
Устройство синхронизации трехступенчатое. Каждая последующая ступень тактируется импульсами более высокой частоты, чем предыдущая. Соотношение между частотами импульсов выбраны так, чтобы, несмотря на разбросы и вариации времен задержек импульсов в микросхемах срабатывание каждого из триггеров устройства происходило всегда по одному и тому же импульсу из последовательности, поступающей на тактовый вход. Таким образом, фазовый сдвиг между импульсами НГ и выходными импульсами устройства синхронизации определяется параметрами триггера D16.2. Период повторения выходных импульсов устройства синхронизации задается поступающим из формирователя импульсов компенсации импульсом разряда, с частотой, равной частоте сравнения кольца ФАПЧ (100Гц). Сигнал с выхода микросхемы D16.2 через дифференцирующую цепочку С43, Е1, R50 и усилитель на транзисторе V11 поступает на фазовый дискриминатор.
Устройство синхронизации импульса разряда и импульсов компенсации осуществляет привязку длительностей и временного положения этих импульсов к соответствующим импульсам последовательности ТИ1.
Так как длительность импульсов компенсации может принимать одно из десяти фиксированных значений, на диаграмме условно показаны все десять возможных положений фронта импульса.
Фазовый дискриминатор состоит из RS-триггера (D24) и усилителя (VT15-VT18). RS-триггер собран на 2D-триггерах, причем один из них D24.1 является рабочим, другой D24.2 - вспомогательным, служит для обеспечения работы схемы поиска. В установившемся режиме на выходе триггера D24.2 низкий логический уровень. В случае f
< f
, который реализуется, например, при включении прибора, так как в этот момент конденсатор С5 разряжен, управляющее напряжение на варикапах ПГ равно нулю и частота НГ минимальна. Перейти на страницу: 1 2
Исследование зигзагообразной приемной антенны Неотъемлемыми составными частями современных радиотехнических средств являются антенные системы и обслуживающие их тракты СВЧ. Назначение передающей антенны состоит в преобразовании ...
Исследование и разработка программ расчета источников вторичного электропитания на ЭВМ Название темы дипломной работы "Исследование и разработка программ расчета источников вторичного электропитания (ИВЭ) на ЭВМ". Целью работы является исследование способов орган ...
Технология изготовления ваттметра Производственный процесс представляет совокупность всех действий людей и орудий производства, необходимых на данном предприятии для изготовления или ремонта РЭА. Технологический проц ...